FPGA

verilog~UART通信受信機(RX)編~

初めに お久しぶりです、Keymaleです。先週はUARTの送信機について紹介しました。結構検索して見ていただいたみたいなので、今回は受信機のほうを紹介していきます。受信機のコード内に分周器が出てきますが、詳細は過去記事を見てください。 UART規格 規格についても詳細はこちらを見てください。 通信レート(ボーレート)は9600, 19200, 38400, 76800, 115200 bpsなど […]

Quartus verilog使い方まとめ

はじめに こんにちは、Keymaleです。ブログを開始して初めて2日連続で書きます。急にやる気に目覚めました。令和で頑張るぞい! ということで今回は、今まで書いてきたQuartus関係とverilog関係の記事をまとめてみようかと思います。 Quartus verilogの使い方まとめ 以下に箇条書きでまとめます。 Quartus Primeを用いたverilogの使い方 Verilog カウンタ […]

verilog~divider(分周器)~奇数分周もできるよ

こんにちは、Keymaleです。今回は以前の記事でも紹介しましたDivider(分周器)です。以前の記事では偶数分周しかできない不完全なものでした。奇数分周もできるものは検索してもあまり出てこなかったので、紹介させていただきます。ちなみに他の記事として if文の使い方 generate文の使い方 等もありますので、参考にしてください。 Divider 早速ですが、以下にDividerのコードを紹介 […]