for

verilog~generate文とfor文による連続モジュールの生成

• 2018.12.16
• verilog
• divider, for, generate, verilog

皆さんお久ぶりです。keymaleです。久しぶりの投稿です。他の記事でdividerの生成方法や、moduleからのパラメータの受け渡し、if文の使い方などを書いてきました。今回はmoduleを複数一気に生成し、かつそのmoduleに受け渡すパラメータや変数、逆に受け取る変数や信号を別々に扱う方法を紹介したいと思います。 今回使う関数はgenerate 文と for 文です。for 文はC言語など […]