奇数分周

Quartus verilog使い方まとめ

• 2019.05.14
• Quartus verilog
• FPGA, generate, modelSim, module, parameter, PWM, quartus, verilog, verilog HDL, 分周, 分周回路, 奇数分周

はじめに こんにちは、Keymaleです。ブログを開始して初めて2日連続で書きます。急にやる気に目覚めました。令和で頑張るぞい！ ということで今回は、今まで書いてきたQuartus関係とverilog関係の記事をまとめてみようかと思います。 Quartus　verilogの使い方まとめ 以下に箇条書きでまとめます。 Quartus Primeを用いたverilogの使い方 Verilog カウンタ […]

続きを読む

verilog~divider(分周器)~奇数分周もできるよ

• 2018.11.15
• Quartus verilog
• divider, FPGA, HDL, module, verilog, verilog HDL, カウント, 分周, 分周器, 回路, 奇数, 奇数分周, 立ち上がり, 立下り

Divider 早速ですが、以下にDividerのコードを紹介します。 上記コードについて説明していきます。変数については以下のようになっています。 div_in入力する波形、分周する元 div_out出力波形、分周後の波形 reg [7:0]div_number分周数、今回は3分周、ビット数は8 reg [7:0]cnt_p立ち上がりの回数をカウント reg [7:0]cnt_n立下りの回数をカ […]

続きを読む