- 2019.05.14
- Quartus verilog
- FPGA, generate, modelSim, module, parameter, PWM, quartus, verilog, verilog HDL, 分周, 分周回路, 奇数分周
はじめに こんにちは、Keymaleです。ブログを開始して初めて2日連続で書きます。急にやる気に目覚めました。令和で頑張るぞい！ ということで今回は、今まで書いてきたQuartus関係とverilog関係の記事をまとめてみようかと思います。 Quartus verilogの使い方まとめ 以下に箇条書きでまとめます。 Quartus Primeを用いたverilogの使い方 Verilog カウンタ […]
- 2018.11.15
- Quartus verilog
- divider, FPGA, HDL, module, verilog, verilog HDL, カウント, 分周, 分周器, 回路, 奇数, 奇数分周, 立ち上がり, 立下り
こんにちは、Keymaleです。今回は以前の記事でも紹介しましたDivider（分周器）です。以前の記事では偶数分周しかできない不完全なものでした。奇数分周もできるものは検索してもあまり出てこなかったので、紹介させていただきます。ちなみに他の記事として if文の使い方 generate文の使い方 等もありますので、参考にしてください。 Divider 早速ですが、以下にDividerのコードを紹介 […]
- 2018.10.23
- Quartus verilog
- module, quartus, verilog, カウンタ, やり方, 入門, 分周, 分周回路, 初心者, 回路, 始め方
こんにちはkeymaleです。 前回はQuartusの使い方について書いていきました。 今回はverilogでのカウンタ回路と分周回路について説明していきます。カウンタ回路にはif文が含まれており、そちらについてはこちらで説明しています。 とりあえず以下にカウンタ回路兼分周回路のソースコードを記しておきます。 [crayon-5e56429dac9c1084468876/] 最初なんで、逐一説明し […]
