Keymaleの徒然草

windows10にpython環境（anaconda）の導入

• 2019.04.01
• python
• anaconda, python, windows10

初めに お久しぶりです。Keymaleです。前の記事まではverilogを記述していたんですが、ちょっとマニアックすぎるし、需要が少ないと思ったので、pythonの記事に変更しようかと思います。ノーパ […]

続きを読む

verilog~generate文とfor文による連続モジュールの生成

• 2018.12.16
• verilog
• divider, for, generate, verilog

皆さんお久ぶりです。keymaleです。久しぶりの投稿です。他の記事でdividerの生成方法や、moduleからのパラメータの受け渡し、if文の使い方などを書いてきました。今回はmoduleを複数一 […]

続きを読む

verilog~module内パラメーターの階層間受け渡し

• 2018.11.25
• verilog
• parameter, verilog

こんにちは、お久しぶりです。Keymaleです。 今回は verilogのパラメータについて説明します。 以前の記事で説明したDividerを例にして進めようと思います。以下に以前紹介したdivide […]

続きを読む

verilog~divider(分周器)~奇数分周もできるよ

• 2018.11.15
• Quartus verilog
• divider, FPGA, HDL, module, verilog, verilog HDL, カウント, 分周, 分周器, 回路, 奇数, 奇数分周, 立ち上がり, 立下り

Divider 早速ですが、以下にDividerのコードを紹介します。 上記コードについて説明していきます。変数については以下のようになっています。 div_in入力する波形、分周する元 div_ou […]

続きを読む

Google Adsense 合格

• 2018.11.13
• Uncategorized

お久しぶりです。Keymaleです。 ついにGoogle Adsenseの審査に合格しました。 申し込んだのが10月の初旬だったので、1か月以上かかりました。 色々なブログで、Google Adsen […]

続きを読む

modelSimの使い方とmodule化

• 2018.10.29
• Quartus verilog
• HDL, modelSim, module, quartus, verilog, verilog HDL, カウンタ, やり方, 使い方, 入門, 初心者, 回路, 始め方

こんにちはKeymaleです。今回はmodelSimの使い方とverilogにおけるモデュール構造の使い方について説明します。 Module化 サブモジュールには前回記事で作ったカウンタ回路を使います […]

続きを読む

Verilog カウンタ回路と分周回路

• 2018.10.23
• Quartus verilog
• module, quartus, verilog, カウンタ, やり方, 入門, 分周, 分周回路, 初心者, 回路, 始め方

こんにちはkeymaleです。前回はQuartusの使い方について書いていきました。今回はverilogでのカウンタ回路と分周回路について説明していきます。カウンタ回路にはif文が含まれており、そちら […]

続きを読む

Quartus Primeを用いたverilogの使い方

• 2018.10.15
• Quartus
• quartus, verilog, やり方, 入門, 始め方

こんにちは、Keymaleです。 Quartus Primeを用いたverilogの使い方について説明していこうと思います。バージョンは18.0を使います。Quartus PrimeはIntelのホー […]

続きを読む

ブログ開設できました。

• 2018.10.14
• Uncategorized

こんにちは、初めましてKeymaleです。 いろいろと苦労してどうにかブログを開設できました。時間があれば、ブログの開設方法について記載していこうと思います。 当分はこのブログではQuartusを用い […]

続きを読む