verilog

2/2ページ

modelSimの使い方とmodule化

2018.10.29
Quartus verilog
HDL, modelSim, module, quartus, verilog, verilog HDL, カウンタ, やり方, 使い方, 入門, 初心者, 回路, 始め方

こんにちはKeymaleです。今回はmodelSimの使い方とverilogにおけるモデュール構造の使い方について説明します。 Module化サブモジュールには前回記事で作ったカウンタ回路を使います。counter.vという名前でファイルを保存しておいてください。トップモジュールには下記の内容を記載してください。トップモジュール名はkeymaleです。入力としてclkを用意してます。先ほど作成 […]

Verilog カウンタ回路と分周回路

2018.10.23
Quartus verilog
module, quartus, verilog, カウンタ, やり方, 入門, 分周, 分周回路, 初心者, 回路, 始め方

こんにちはkeymaleです。前回はQuartusの使い方について書いていきました。今回はverilogでのカウンタ回路と分周回路について説明していきます。カウンタ回路にはif文が含まれており、そちらについてはこちらで説明しています。とりあえず以下にカウンタ回路兼分周回路のソースコードを記しておきます。最初なんで、逐一説明していきます。verilogは基本的にmodule endmoduleの […]