Quartus verilog使い方まとめ

はじめに

こんにちは、Keymaleです。ブログを開始して初めて2日連続で書きます。急にやる気に目覚めました。令和で頑張るぞい！

ということで今回は、今まで書いてきたQuartus関係とverilog関係の記事をまとめてみようかと思います。

Quartus　verilogの使い方まとめ

以下に箇条書きでまとめます。

• Quartus Primeを用いたverilogの使い方
• Verilog カウンタ回路と分周回路
• modelSimの使い方とmodule化
• verilog~divider(分周器)~奇数分周もできるよ
• verilog~module内パラメーターの階層間受け渡し
• verilog~generate文とfor文による連続モジュールの生成
• verilog PWM moduleの作成、IP化　Quartus
• verilog～UART通信送信機(TX)編～
• verilog～論理演算～
• verilog～UART通信受信機(RX)編～
• verilog～if文の使い方とif文優先度
• verilog～整数から浮動小数点へ変換とその逆も～

まとめてみたはいいけど全然書いてないですね。題名も統一感ないし、改めて見るとひどいですね。
昔に比べていくらか記事が増えてきましたね。
閲覧記録を見てみると分周器の記事が一番人気ですね。これは、僕も検索したらあんまり出てこなかったので、記事にしてみました。最近の一番人気はgenerate文の記事ですね。これは他の人も結構書いてますが、自分の記事が検索上位に挙がっているようですね。自分が困っていて気になることはほかの人も気になっているということですね。
最近MAX10の評価ボードを買ったんですが、これが非常に使い勝手がよく、サンプルプログラムも多くお勧めです。都合がつけば近々紹介したいと思います。

最後まで見てくださりありがとうございました。