Quartus Primeを用いたverilogの使い方

こんにちは、Keymaleです。

Quartus Primeを用いたverilogの使い方について説明していこうと思います。
バージョンは18.0を使います。Quartus PrimeはIntelのホームページから
ダウンロードできます。無料のlite editionを使っていきます。

早速Qurtus Primeを開いてみましょう。


こんな画面が表示されます。
次にプロジェクトを作成します。
FileからNew Project Wizardを開いてください。

こんな画像が出てきますのでNextを押しましょう。

真ん中のボックスにプロジェクト名を入れてください。ここではkeymaleと入力しました。すると、自動的にしたのボックスにプロジェクト名と同じものが入力されます。これは、verilogの最上位ファイルの名前になります。これは後ほどまた使います。後から変更もできますが、同じ名前にしておきましょう。Nextを押しましょう。

ここもデフォルトのまま、Empty projectを選択して、Nextを押しましょう。

ここでは、すでにあるverilog及びvhdlファイルをprojectに追加できます。後からでも追加できます。今回は初めてということで、特に何もせずそのままNextを押しましょう。

ここでは作成したverilog等のファイルをFPGAに書き込む際のデバイスを選択できます。これも後から変更できます。今回はデフォルトのままNextを押しましょう。

ここも特にデフォルトのまま変更せず、Nextを押しましょう。

Nextを押してばっかりですが、これでようやく終わりです。Finishボタンを押しましょう。

これでプロジェクトが完成しました。デフォルトだとintel_liteの18というフォルダの直下にプロジェクト名.qpfというプロジェクトファイルができているかと思います。ここに適当にプロジェクト名のフォルダを作り、そこに移動しておきましょう。
次にverilogファイルを作っていきます。FileのNewを選んでください。

上記画面のwindowが出てくるので、verilog HDL Fileを選んでください。

すると空白のファイルが出てきます。今後のブログで説明していきますが、verilogの記述を書いていきます。今回は適当に

module keymale(
//input outputの記述
)
//mainの記述
endmodule

とでも記述しておいてください。ctrl + sで保存します。

保存先は先ほど作成したファイルの中に入れておいてください。ここで、ファイル名ですが、これをTOPファイルとするため、プロジェクト名と同じにしておいてください。今回はkeymel.vとします。これでプロジェクトにverilogファイルが保存されました。

今回はここら辺で終わりにしておきます。次回にカウンター回路を交えて、modelSimの使い方を説明していきたいと思います。

ご意見ご感想等ございましたら、コメントお願いします。